일시 : 2019년 5월 30일(목) 12:30 ~ 17:30 대상 : 50 명 장소 : 경기도 성남시 수정구 창업로 54(경기도 성남시 수정구 시흥동 294-2) 제2테크노밸리 기업성장센터 1층 다목적 회의실 참가신칭(링크): http://coontec.kr/index.php/seminar/ 1. 개요주제: 개방형 아키텍처 RISC-V SoC 설계 방법론시스템 반도체 산업에서 PC시대에는 인텔x86, 모바일 시대에는 ARM이 지배자였지만 IoT, 머신러닝 등의 미래 분야에서는 어려움에 직면하고 있습니다. 비공개 아키텍처, 복잡한 라이선스 계약, 막대한 라이선스 비용, 긴 제품 개발 기간으로 생산성이 낮아지고 있기 때문입니다.RISC-V는 새로운 대안으로 등장하였고 이미 많은 기업들이 RISC-V를 활용하기 시작하였습니다. RISC-V는 아키텍처를 무료로 공개하고 누구나 수정하여 설계에 활용할 수 있을 뿐 아니라 강력한 생태계 구성으로 빠르게 확산되고 있습니다.본 세미나에서는 국내에서 RISC-V에 관심이 있거나 시작을 준비하는 분들께 국내외 동향과 프로세서 설계(사용자 정의 명령), 프로세서 설계 검증, SoC 디버그, 소프트웨어 포팅 등을 포함하는 RISC-V 기반의 SoC 구축에 필요한 전반적인 설명이 이루어집니다. 또한 이를 활용한 다양한 사례 소개도 이루어질 예정입니다. 일시 : 2019년 5월 30일(목) 12:30 ~ 17:30 대상 : 50 명 장소 : 경기도 성남시 수정구 창업로 54(경기도 성남시 수정구 시흥동 294-2), 1층 다목적 회의실 2. 프로그램 내용 3. 기타 사항커널연구회에서 최근에 개발한 병렬처리 클러스터(SmartTower)와 RISC-V을 연동하여머신러닝을 구현하는 방법에 대해서도 시연할 예정입니다. 많은 참가 바랍니다. 병렬처리 클러스터(SmartTower)와 RISC-V을 연동감사합니다. 궁금한 점은 댓글 주시기 바랍니다.
